RISC-V处理器与片上系统设计：基于FPGA与云平台的实验教程

本书将线下的FPGA开发板与线上的云平台结合，完成基于开源RISC-V处理器的SiFive Freedom E300片上系统，以及E21处理器配合云平台设计方法的相关实验教程。并用Chisel编程的方式与FPGA硬件，完成国产RT-Thread操作系统验证的移植。全书包含三大部分内容：首先讲述了基于实验所用Digilent Nexys板级硬件设计平台和Vivado开发工具。其次是介绍Verilog HDL、Chisel HCL和一种由国内自主开发的Coffee-HDL这三种硬件描述语言。最后是三种实验教程的设计与实现方法，包含开源的SiFive Freedom E300片上系统的实验；以英伟达开源的深度学习硬件架构NVDLA为例，介绍如何在Freedom E300平台上集成Verilog IP的方法及介绍SiFive E21处理器IP的使用方式与国内自主开发云端SoC开发平台的实验；移植国内自主开发RT-Thread实时多任务操作系统的原理与应用到SiFive Freedom E300片上系统的实验。

这是一本详细、全面的实验教程，主要介绍了如何利用开源RISC-V处理器，结合线下FPGA开发板与线上云平台，完成SiFive Freedom E300片上系统，以及E21处理器配合云平台设计方法的相关实验。书中不仅包含了FPGA基本概念及设计流程，SiFive E21处理器概述，还介绍了嵌入式操作系统的基本概念，以及RT-Thread的底层结构与移植。 本书还详细介绍了贪吃蛇游戏的设计与实现，包括硬件设备在贪吃蛇游戏中的应用，以及贪吃蛇游戏的程序设计详解。此外，书中还包含了VGA接口和7位数码管框图，以及SiFive研发团队的技术发展等内容。 在硬件设备在贪吃蛇游戏中的应用部分，本书以Nexys A7 FPGA实验板为例，详细阐述了如何利用FPGA设计并实现贪吃蛇游戏。书中详细介绍了Nexys A7实验板提供的各种硬件设备，以及如何在这些设备上实现贪吃蛇游戏的各种功能。 在贪吃蛇游戏的程序设计详解部分，本书详细介绍了如何利用FPGA实现贪吃蛇游戏，包括各个模块的设计和实现方法。书中详细阐述了如何利用VGA接口将游戏画面输出到显示器上，以及如何使用7位数码管显示游戏的分数信息。