芯片设计：CMOS模拟集成电路版图设计与验证：基于Cadence IC 617

本书主要依托CadenceIC617版图设计工具与MentorCalibre版图验证工具，在介绍新型CMOS器件和版图基本原理的基础上，结合版图设计实践，采取循序渐进的方式，讨论使用CadenceIC617与MentorCalibre进行CMOS模拟集成电路版图设计、验证的基础知识和方法，内容涵盖了纳米级CMOS器件，CMOS模拟集成电路版图基础，CadenceIC617与MentorCalibre的基本概况、操作界面和使用方法，CMOS模拟集成电路从设计到导出数据进行流片的完整流程。同时分章节介绍了利用CadenceIC617版图设计工具进行运算放大器、带隙基准源、低压差线性稳压器等基本模拟电路版图设计的基本方法。最后对MentorCalibre在LVS验证中典型的错误案例进行了解析。本书通过结合器件知识、电路理论和版图设计实践，使读者深刻了解CMOS电路版图设计和验证的规则、流程和基本方法，对于进行CMOS模拟集成电路学习的在校高年级本科生、硕士生和博士生，以及从事集成电路版图设计与验证的工程师，都会起到有益的帮助。

这是一本专注于CMOS模拟集成电路版图设计与验证的专业书籍。书中详细介绍了CMOS版图基本原理，包括CMOS模拟集成电路设计流程、版图定义、版图设计流程、版图布局、版图布线等。同时，书中还详细介绍了如何使用Cadence IC 617版图设计工具和Mentor Calibre版图验证工具进行CMOS模拟集成电路版图设计、验证的基础知识和方法。 书中还详细讨论了CMOS器件特征尺寸的缩减及其挑战，包括纳米级CMOS器件的新结构，如平面全耗尽绝缘衬底上硅(FD-SOI)MOSFET和三维晶体管(也称为三维FinFET)。同时，书中还介绍了新型CMOS器件结构的发展，如基于gm/ID的设计方法，这些新结构有助于延续摩尔定律，提高器件性能。 此外，书中还详细介绍了版图规划阶段概述，包括确定电源网格和全局信号、定义输入和输出信号、特殊设计考虑、模块层次划分和尺寸估计、版图设计完整性检查等。同时，书中还介绍了运算放大器的基本原理，包括运算放大器的基本特性和性能参数，以及其如何通过与其他电子元件的合理配置来实现模拟信号的放大、滤波、调理等功能。 书中还详细介绍了带隙基准源原理与结构，以及低压差