计算光刻与版图优化

光刻是集成电路制造的核心技术，光刻工艺成本已经超出集成电路制造总成本的三分之一。在集成电路制造的诸多工艺单元中，只有光刻工艺可以在硅片上产生图形，从而完成器件和电路三维结构的制造。计算光刻被公认为是一种可以进一步提高光刻成像质量和工艺窗口的有效手段。基于光刻成像模型，计算光刻不仅可以对光源的照明方式做优化，对掩模上图形的形状和尺寸做修正，还可以从工艺难度的角度对设计版图提出修改意见，最终保证光刻工艺有足够的分辨率和工艺窗口。本书共7章，首先对集成电路设计与制造的流程做简要介绍，接着介绍集成电路物理设计（版图设计）的全流程，然后介绍光刻模型、分辨率增强技术、刻蚀效应修正、可制造性设计，最后介绍设计与工艺协同优化。本书内容紧扣先进技术节点集成电路制造的实际情况，涵盖计算光刻与版图优化的发展状态和未来趋势，系统介绍了计算光刻与刻蚀的理论，论述了版图设计与制造工艺的关系，以及版图设计对制造良率的影响，讲述和讨论了版图设计与制造工艺协同优化的概念和方法论，并结合具体实施案例介绍了业界的具体做法。本书不仅适合集成电路设计与制造领域的从业者阅读，而且适合高等院校微电子相关专业的本科生、研究生阅读和参

这是一本系统介绍计算光刻与集成电路版图优化设计的经典教材。书中首先对集成电路设计与制造的流程做简要介绍，接着介绍集成电路物理设计(版图设计) 的全流程，然后介绍光刻模型、分辨率增强技术、刻蚀效应修正、可制造性设计，最后介绍设计与工艺协同优化。 在集成电路制造流程中，光刻工艺是芯片研发成败的关键，它决定了芯片设计是否满足光刻工艺要求，计算光刻模型是否匹配芯片设计版图的所有关键图形，以及光刻所需的新设备、新材料和新工艺是否达到或满足最小图形尺寸、最小套刻误差、最小缺陷数量和最佳图形形貌的要求等。在集成电路设计流程中，设计者主要依赖物理设计库(PDK)和标准单元库进行设计，而与工艺制程相关的环节，如双重曝光(DPT)、SMO、OPC等，则由代工厂完成，设计者无法直接参与。 在物理设计的定义与重要性中，版图设计直接影响到芯片的性能、功耗和面积，这三个参数通常被称为PPA。在时钟树综合的概述与流程中，时钟树的设计、优化和时序分析是数字电路物理设计流程中的一个重要环节，它主要涉及到时钟树的设计、优化和时序分析。在光刻模型的准确性中，光刻模型的准确性是光刻工艺中至关重要的因素，它决定了光刻工艺的